

書誌

2000-165816
(12-165816 (2000))

- (19) 【発行国】 日本国特許庁 (J P)
(12) 【公報種別】 公開特許公報 (A)
(11) 【公開番号】 特開 2000-165816 (P 2000-165816 A)
(43) 【公開日】 平成 12 年 6 月 16 日 (2000. 6. 16)
(54) 【発明の名称】 信号復号方法及び装置
(51) 【国際特許分類第 7 版】

H04N 5/92
7/30
7/32
// H03M 7/30

【F I】

H04N	5/92	H
H03M	7/30	A
H04N	7/133	Z
	7/137	Z

【審査請求】 未請求

【請求項の数】 8

【出願形態】 O L

【全頁数】 13

- (21) 【出願番号】 特願平 10-340713
(22) 【出願日】 平成 10 年 11 月 30 日 (1998. 11. 30)
(71) 【出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【住所又は居所】 東京都品川区北品川 6 丁目 7 番 35 号

- (72) 【発明者】

【氏名】 片山 啓

【住所又は居所】 東京都品川区北品川 6 丁目 7 番 35 号 ソニー株式会社内

- (74) 【代理人】

【識別番号】 100067736

【弁理士】

【氏名又は名称】 小池 晃 (外 2 名)

【テーマコード (参考)】

5C053

5C059

5J064

【F ターム (参考)】

5C053 FA20 GA11 GB05 GB22 GB26 GB30 GB32 GB38 HA29 HA33 KA04 KA24 LA06

5C059 KK07 KK12 MA00 MA05 MA14 MA23 MC11 ME01 RA06 RB01 SS02 UA33 UA34

UA35 UA36

5J064 AA04 AA05 BA09 BA15 BB03 BC01 BC02 BC08 BC25 BD02

要約


(57) 【要約】

【課題】

規模の増大と生産コストの上昇を抑えつつ、複数のMPEG符号化されたビットストリームを同時に復号可能とする。

【解決手段】

マルチ符号化データ入力端子8 1には、MPEG符号化されたMP@MLの時分割多重されたSDストリーム（或いはMP@HLの単一のHDストリーム）が入力ストリーム1として供給される。コントロール信号入力端子8 2には、時分割多重されたSDストリームを各々区別するためのコントロール信号2が入力される。符号化データ切り替え器3は、時分割多重されたSDストリームをコントロール信号2に応じて分岐し、VBVメモリ5は、その分岐した各SDストリームをそれぞれ独立に格納する。VBVメモリ5に格納したSDストリームを、ストリーム切り替え器7により各ストリーム毎に読み出し、可変長復号化器8以降の伸長復号手段にて伸長復号する。



請求の範囲

【特許請求の範囲】

【請求項1】

圧縮符号化された複数のビットストリームが一つのデータバスに時分割多重されたビットストリームと、当該時分割多重された複数のビットストリームを各々区

別するためのコントロール信号とを少なくとも入力し、上記時分割多重されたビットストリームを上記コントロール信号に応じて分割し、上記分割したビットストリームをそれぞれ格納し、上記格納したビットストリームを時分割に切り替えて読み出し、上記時分割に読み出されたビットストリームを伸長復号することを特徴とする信号復号方法。

【請求項 2】

上記時分割多重されたビットストリームと単一のビットストリームを切り替えて入力し、上記時分割多重されたビットストリームを入力したときは、当該時分割多重されたビットストリームを分割した各ビットストリームをそれぞれ独立に格納し、上記単一のビットストリームを入力したときは、当該単一のビットストリームを分割した各データをそれぞれ格納することを特徴とする請求項 1 記載の信号復号方法。

【請求項 3】

上記複数のビットストリームとはMPEG 2符号化で定義するMP@ML以下の階層のビットストリームを指し、上記単一ビットストリームとはMPEG 2符号化で定義するところのMP@H-1 4 4 0 L及びMP@HLを示すことを特徴とする請求項 2 記載の信号復号方法。

【請求項 4】

上記伸長復号時には、上記複数のストリームを伸長復号した各復号信号を独立に保持することを特徴とする請求項 1 の信号復号方法。

【請求項 5】

圧縮符号化された複数のビットストリームが一つのデータベースに時分割多重されたビットストリームを入力する第 1 の入力手段と、当該時分割多重された複数のビットストリームを各々区別するためのコントロール信号を入力する第 2 の入力手段と、上記時分割多重されたビットストリームを上記コントロール信号に応じて分割する分割手段と、上記分割したビットストリームをそれぞれ格納する格納手段と、上記格納手段に格納したビットストリームを時分割に切り替えて読み出す読み出し手段と、上記時分割に読み出されたビットストリームを伸長復号する伸長復号手段とを有することを特徴とする信号復号装置。

【請求項 6】

上記第 1 の入力手段には、上記時分割多重されたビットストリームと単一のビットストリームを切り替えて入力し、上記格納手段は複数の格納領域を独立に確保し、上記時分割多重されたビットストリームを入力したときは、当該時分割多重されたビットストリームを分割した各ビットストリームを、上記格納手段の各格納領域にそれぞれ独立に格納し、上記単一のビットストリームを入力したときは、当該単一のビットストリームを分割した各データを、上記格納手段の各格納領域にそれぞれ格納することを特徴とする請求項 5 記載の信号復号装置。

【請求項 7】

上記複数のビットストリームとはMPEG 2符号化で定義するMP@ML以下の階層のビットストリームを指し、上記単一ビットストリームとはMPEG 2符号化で定義するところのMP@H-1 4 4 0 L及びMP@HLを示すことを特徴と

する請求項6記載の信号復号方法。

【請求項8】

上記伸長復号手段は、上記複数のストリームを伸長復号した各復号信号を独立に保持する保持手段を備えることを特徴とする請求項5の信号復号装置。

詳細な説明

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、例えばいわゆるMPEG（Moving Picture image coding ExpertsGroup）符号化により圧縮された圧縮画像信号等を復号する信号復号方法及び装置に関する。

【0002】

【従来の技術】MPEG符号化された圧縮画像を復号化する従来のMPEG画像復号装置の概略構成例を図9に示す。

【0003】図9において、入力端子99を介して入力されたMPEG符号化された符号化データのビットストリームは、バッファ100に供給されて一定量蓄積される。バッファ100は、入力されるMPEG符号化ビットストリームが可変レートである場合に、後段の可変長復号化器101に一定のデータを供給できるようにするために設けられている。

【0004】可変長復号化器101は、バッファ100に蓄積されている符号化データを読み出し、MPEGに規定されている方法で各データを復号する。すなわち、可変長復号化器101では、画像を小区間に区切った単位であるマクロブロックの符号化情報が復号され、符号化モード、動きベクトル、量子化情報、及び量子化DCT係数等がそれぞれ分離される。当該可変長復号化器101にて復号されたマクロブロックの符号化情報は、さらに8×8の小区画ブロックに区切られる。この8×8の小区画ブロックに区切られた量子化DCT係数は、逆量子化器102での逆量子化処理にてDCT係数に復元され、さらに逆DCT器103での逆DCT処理にて画素空間の画素データに変換される。

【0005】加算器104は、逆DCT器103の出力する画素データと、可変長復号化器101の出力する動き補償コントロールデータに従って動作する後述の動き補償予測器105の出力とを加算して最終的な映像データを得る。

【0006】動き補償予測器105は、可変長復号化器101の出力する動き補償コントロールデータに従い、後述する画像メモリ106に格納された所定の画素データに演算処理を施した信号や、無信号を加算器104に供給する。

【0007】画像メモリ106は、加算器104の出力する映像データの中で、MPEG方式でいうところのI画像（Intra-Picture）及びP画像（Predictive-Picture）のフレーム映像2枚分と、B画像（bidirectionally-Picture）を出力する際にマクロブロック内のフレーム画像をフィールド変換する

時に使うフィールド映像１枚分とを保持する画像メモリである。

【０００８】この画像メモリ１０６から出力された映像データは、出力端子１０７から出力されると共に、動き補償予測器１０５に送られる。

【０００９】

【発明が解決しようとする課題】以上述べたように、従来のＭＰＥＧ画像復号装置では、一つの装置につき一つのＭＰＥＧ符号化されたビットストリームを生成するようになされているため、例えば、複数のＭＰＥＧ符号化されたビットストリームを同時に復号するためには、複数のＭＰＥＧ画像復号装置が必要になる。

【００１０】上述のように、複数のＭＰＥＧ符号化されたビットストリームを同時に復号する要求に対しては、複数のＭＰＥＧ画像復号装置が必要になり、その結果、ＭＰＥＧ画像復号装置の処理規模が、上記同時に復号するビットストリームの数に比例して大きくなり、生産コストが上昇するという問題点がある。

【００１１】そこで、本発明はこのような状況に鑑みてなされたものであり、複数の例えばＭＰＥＧ符号化されたビットストリームを同時に復号するという要求を、規模の増大と生産コストの上昇を抑えつつ実現可能とする、信号復号方法及び装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明の信号復号方法は、圧縮符号化された複数のビットストリームが時分割多重されたビットストリームと、当該複数のビットストリームを各々区別するためのコントロール信号とを少なくとも入力し、時分割多重されたビットストリームをコントロール信号に応じて分割し、各ビットストリームをそれぞれ格納し、格納したビットストリームを時分割に切り替えて読み出して伸長復号することにより、上述した課題を解決する。

【００１３】また、本発明の信号復号方法は、時分割多重されたビットストリームと単一のビットストリームを切り替えて入力し、時分割多重されたビットストリームを入力したときは、それを分割した各ビットストリームをそれぞれ独立に格納し、単一のビットストリームを入力したときは、当該単一のビットストリームを分割した各データをそれぞれ格納するようにしている。

【００１４】次に、本発明の信号復号装置は、圧縮符号化された複数のビットストリームが時分割多重されたビットストリームを入力する第１の入力手段と、当該複数のビットストリームを各々区別するためのコントロール信号を入力する第２の入力手段と、時分割多重されたビットストリームをコントロール信号に応じて分割する分割手段と、分割したビットストリームをそれぞれ格納する格納手段と、格納手段に格納したビットストリームを時分割に切り替えて読み出す読み出し手段と、時分割に読み出されたビットストリームを伸長復号する伸長復号手段とを有することにより、上述した課題を解決する。

【００１５】また、本発明の信号復号装置は、第１の入力手段には時分割多重されたビットストリームと単一のビットストリームを切り替えて入力し、格納手段は複数の格納領域を独立に確保し、時分割多重されたビットストリームを入力したときは、それを分割した各ビットストリームを各格納領域にそれぞれ独立に格納し、単一のビットストリームを入力したときは、当該単一のビットストリーム

を分割した各データを各格納領域にそれぞれ格納するようにしている。

【0016】

【発明の実施の形態】本発明の好ましい実施の形態について、図面を参照しながら説明する。

【0017】図1には本発明の信号復号方法及び装置が適用される一実施の形態としてのMPEG画像復号装置の概略構成例を示す。

【0018】この図1に示す本発明実施の形態のMPEG画像復号装置は、MPEG符号化された複数のビットストリームを入力することができる第1の入力手段であるストリーム入力部を備え、例えばSD (Standard Definition) 品位であるいわゆるMP@ML (Main Profile at Main Level) のレベル以下の複数のビットストリームを時分割多重してなる入力ストリームを復号する場合、当該時分割多重された各ビットストリーム毎にVBV (Video Buffering

Verifier) バッファ領域を配分し、各VBVバッファ領域の出力を時分割で切り替えてMPEG復号すると共に、当該MPEG復号時における動き補償予測で使用する参照画像データと表示用の画像データを蓄積するためのフレームメモリ領域を上記複数の各ビットストリームの分だけの独立に確保することで、同時に複数のビットストリームを復号することを可能とするものである。なお、以下の説明で、MP@MLのレベルのビットストリームをSDストリームとし、時分割多重されたSDストリームを時分割で復号することをマルチSDデコードと呼ぶことにする。

【0019】また、本発明実施の形態のMPEG画像復号装置のストリーム入力部には、上記時分割多重されたSDストリームだけでなく、例えばHD (High Definition) 品位であるいわゆるMP@HL (Main Profile at High Level) 及びMP@H-1440L (Main Profile at High-1440 Level) の単一のビットストリームも入力可能となされており、したがって、本実施の形態のMPEG画像復号装置は、上記MP@HLやMP@H-1440Lの単一ビットストリームを復号することも可能となっている。なお、以下の説明で、MP@HLやMP@H-1440LのレベルのビットストリームをHDストリームとし、当該HDストリームを復号することをHDデコードと呼ぶことにする。

【0020】さらに、本発明実施の形態のMPEG画像復号装置は、上記マルチSDデコードとHDデコードとを相互に切り替えることも可能となっている。

【0021】本発明実施の形態のMPEG画像復号装置の基本的な動作を以下に説明する。

【0022】この図1において、例えばマルチSDデコードを行う場合、本実施の形態のMPEG画像復号装置の上記ストリーム入力部（第1の入力手段）であるマルチ符号化データ入力端子81には、入力ストリーム1として時分割多重されたSDストリームが入力され、第2の入力手段であるコントロール信号入力端子82には、後段の符号化データ切り替え器3のスイッチを切り替え制御するためのコントロール信号2が入力される。

【0023】ここで、マルチSDデコードを行う場合の入力ストリーム1は、複数（例えば n チャンネル分）のMP@MLのビットストリーム（SDストリーム）が時分割多重されたものとなり、また、当該マルチSDデコードを行う場合において、入力ストリーム1とコントロール信号2のデータ構造としては、例えば図2に示すようなデータ構造が考えられる。なお、図2の例は、時分割多重されるSDストリームのチャンネル数を3チャンネル（SDストリームS0、S1、S2）とした例を挙げている。すなわち、マルチSDデコードを行う場合の入力ストリーム1のデータ構造としては、図2の（A）に示すように、S0、S1、S2、S0、・・・で示す各チャンネルのSDストリームが時分割多重されたデータ構造を挙げることができる。また、マルチSDデコードを行う場合のコントロール信号2のデータ構造としては、図2の（B）に示すように、図2の（A）の各チャンネルのSDストリームをそれぞれ識別するためのインデックス番号C0、C1、C2、C3、・・・からなるデータ構造を挙げることができる。

【0024】一方で、HDデコードを行う場合の入力ストリーム1は、MP@HL及びMP@H-1440Lの単一のビットストリーム（HDストリーム）となり、また、コントロール信号2は、固定のコントロール信号となる。

【0025】符号化データ切り替え器3は、本発明に係る分割手段として設けられ、上記入力ストリーム1が供給される共通端子30と、複数（例えば n 個）の被切り替え端子31₁～31 _{n} とを備えてなるものであり、上記コントロール信号2に応じて上記複数の被切り替え端子31₁～31 _{n} の何れかと上記共通端子30との接続が切り替え制御されるものである。すなわち、当該符号化データ切り替え器3では、マルチ符号化データ入力端子81に供給された上記入力ストリーム1のビットストリームを、コントロール信号入力端子82からのコントロール信号2に従って分岐（分割）して出力する機能を有するものである。なお、符号化データ切り替え器3における分岐動作（分割動作）の詳細については後述する。

【0026】VBVメモリ5は、本発明に係る格納手段として設けられ、いわゆるVBVバッファとして機能するものであり、上記符号化データ切り替え器3によって上記入力ストリーム1から分岐（分割）された各ビットストリーム4をそれぞれ独立に格納する。また、VBVメモリ5に格納されたビットストリームは、後述する可変長復号化器8から供給されるアドレス制御のためのストリーム読み出し制御信号22に従ってビットストリーム6として読み出される。なお、VBVメモリ5におけるビットストリームの書き込みと読み出しの動作の詳細については後述する。

【0027】ストリーム切り替え器7は、本発明に係る読み出し手段として設けられ、上記VBVメモリ5に格納されたビットストリームが供給される複数（例えば n 個）の被切り替え端子70₁～70 _{n} と、共通端子71とを備えてなり、後述するスイッチ（SW）制御部19からのスイッチ制御信号21に従って上記複数の被切り替え端子70₁～70 _{n} の何れかと上記共通端子71との接続が切り替え制御されるものである。すなわち、当該ストリーム切り替え器7は、上記VBVメモリ5から読み出されたビットストリーム6を、上記スイッチ制御信号21に従って選択的に出力する機能を有するものである。当該ストリーム切り替え器

7において上記スイッチ制御信号21に従って選択されたビットストリーム6は、可変長復号化器8以降の構成からなる本発明に係る伸長復号手段に送られる。なお、ストリーム切り替え器7における選択出力の動作の詳細については後述する。

【0028】可変長復号化器8は、ストリーム切り替え器7にて選択されて出力されたビットストリーム（符号化データ）を受け取り、MPEGの規定している方法で各データを復号（デコード）する。すなわち、可変長復号化器8では、画像を小区間に区切った単位であるマクロブロックの符号化情報が復号され、符号化モード、動きベクトル、量子化情報、及び量子化DCT係数等がそれぞれ分離される。当該可変長復号化器8にて復号されたマクロブロックの符号化情報は、さらに8×8の小区間ブロックに区切られ、後段の逆量子化器9に供給される。

【0029】逆量子化器9は、8×8に区切られた量子化DCT係数を逆量子化処理してDCT係数を復元する。

【0030】IDCT器10は、逆量子化器9の出力するDCT係数を逆DCT処理して画素空間の画素データに変換する。

【0031】加算器11は、IDCT器10の出力する画素データと、可変長復号化器8の出力する動き補償コントロールデータ23に従って動作する後述する動き補償予測器8の出力する予測画像データとを加算して映像データを得る。この映像データは、上記ストリーム切り替え器7にて選択されたビットストリーム6を復調した映像データである。当該加算器11から出力された映像データは、復調出力切り替え器12に供給される。

【0032】復調出力切り替え器12は、加算器11からの映像データが供給される共通端子120と、後段の複数（例えばn個）の画像メモリ14₁～14_nにそれぞれ接続される複数（n個）の被切り替え端子121₁～121_nとを備えるものであり、上記スイッチ制御部12からのスイッチ制御信号21によって上記複数の被切り替え端子121₁～121_nの何れかと上記共通端子120との接続が切り替え制御されるものである。すなわち、当該復調出力切り替え器12は、上記ストリーム切り替え器7の切り替え制御に用いられているものと同じスイッチ制御信号21に従って、上記加算器11からの映像データを上記被切り替え端子121₁～121_nの何れかに分割して出力（画像メモリ14₁～14_nの何れかに分割して出力）する機能を有するものである。

【0033】ここまでの処理により、上記ストリーム切り替え器7にて順次選択されたビットストリームは、上記可変長復号化器8から加算器11までのMPEG復号手段によって順次復号され、さらに当該復号により順次得られた各映像データは、上記復調出力切り替え器12によって各画像メモリ14₁～14_nの何れかに分割（分岐）して送られることになる。

【0034】画像メモリ14₁～14_nは、復調出力切り替え器12の出力する映像データの中で、MPEG方式で言うところのI画像及びP画像に相当する映像2枚分と、B画像を出力する際にマクロブロック内のフレーム画像をフィールド変換するときを使うフィールド映像1枚分とを保持する画像メモリであり、それぞれ対応して設けられている複数（n個）の映像出力端子15₁～15_nに対して

、最終的に復号された映像データ 15 を出力すると共に、MPEG 復号における予測参照画像としての I 画像及び P 画像を映像データ 16 として画像メモリ切り替え器 17 に供給する。

【0035】画像メモリ切り替え器 17 は、上記各画像メモリ 14₁～14_nからの映像データ 16 が供給される複数（例えば n 個）の被切り替え端子 171₁～171_nと、共通端子 170 とを備えてなり、スイッチ制御部 19 からのスイッチ制御信号 21 によって、上記複数の被切り替え端子 171₁～171_nの何れかと上記共通端子 170 との接続が切り替え制御されるものである。すなわち、当該画像メモリ切り替え器 17 は、上記スイッチ制御信号 21 に従って、上記画像メモリ 14₁～14_nから出力された各映像データを選択して出力する機能を有するものである。当該画像メモリ切り替え器 17 にて選択された映像データは、動き補償予測器 18 に送られる。

【0036】動き補償予測器 18 は、可変長復号化器 8 の出力する動き補償コントロールデコード 23 の制御に応じて、上記画像メモリ切り替え器 17 の出力する画像データを加算器 11 に供給する。

【0037】スイッチ制御部 19 は、可変長復号化器 8 より供給される可変長復号ステータスデータ 20 に応じて、ストリーム切り替え器 7、復調出力切り替え器 12、画像メモリ切り替え器 17 の各スイッチを連動して切り替えるスイッチ制御信号 21 を出力する。ここで、これら各スイッチを切り替えるタイミングの決定方法としては、例えば、各ビットストリームのデコードをマクロブロック単位で完了する毎に切り替える等の方法が考えられる。

【0038】以上が、本実施の形態の MPEG 画像復号装置の基本的な動作である。

【0039】次に、本実施の形態の MPEG 画像復号装置において、上記 VBV メモリ 5 のメモリアロケーションについて説明する。

【0040】先ず、MPEG 画像復号装置において、例えば上記マルチ SD デコードを行う場合は、第 1 のメモリアロケーションとして、VBV メモリ 5 の記憶領域を複数の VBV バッファ領域に分割し、各チャンネルの SD ストリームをそれぞれ対応する VBV バッファ領域に順次格納して読み出すようなことを行う。

【0041】第 1 のメモリアロケーションの具体的な例として、前記図 2 の (A) に示した 3 チャンネルの SD ストリーム S0, S1, S2 が時分割多重された入力ストリーム 1 をデコードする場合を例に挙げると、図 3 の (A) に示す VBV メモリ 5 の全記憶領域を、図 3 の (B) に示すように、例えば前記図 2 の (A) の SD ストリーム S0 が格納される VBV バッファ領域 Va0 と、図 2 の (A) の SD ストリーム S1 が格納される VBV バッファ領域 Va1 と、図 2 の (A) の SD ストリーム S2 が格納される VBV バッファ領域 Va2 とに分け、各 VBV バッファ領域 Va1, Va2, Va3 において、それぞれ対応するチャンネルの SD ストリームを図中記号 A0～AN で示すアクセス順で各メモリ領域に順次書き込み、その後、当該書き込みの順番に読み出すようにする。

【0042】すなわち、例えば図 2 の (A) に示したデータ構造の入力ストリーム 1 を VBV メモリ 5 に書き込む際には、最初の SD ストリーム S0 が例えば V

BVバッファ領域V a 0の先頭のメモリ領域(A 0)に書き込まれ、次のSDストリームS 1が例えばVBVバッファ領域V a 1の先頭のメモリ領域(A 0)に、その次のSDストリームS 2が例えばVBVバッファ領域V a 2の先頭のメモリ領域(A 0)に、以下同様に、次のSDストリームS 1がVBVバッファ領域V a 0の2番目のメモリ領域(A 1)に、次のSDストリームS 1がVBVバッファ領域V a 1の2番目のメモリ領域(A 1)に、その次のSDストリームS 2がVBVバッファ領域V a 2の2番目のメモリ領域(A 1)に、・・・というような順番で、各チャンネルのSDストリームがそれぞれ対応するVBVバッファ領域の各先頭のメモリ領域から図中記号0 A~ANのアクセス順に格納される。

【0043】なお、このようなVBVメモリ5への書き込み動作を実現するため、前段の符号化データ切り替え器3では、前記図2の(B)に示したコントロール信号2に従って、最初のSDストリームS 0をVBVバッファ領域V a 0に送り、次のSDストリームS 1をVBVバッファ領域V a 1に、その次のSDストリームS 2をVBVバッファ領域V a 2に、以下同様に、次のSDストリームS 1をVBVバッファ領域V a 0に、次のSDストリームS 1をVBVバッファ領域V a 1に、その次のSDストリームS 2をVBVバッファ領域V a 2に送る、・・・というような分岐動作を行う。

【0044】また、上述のようにして書き込みが成されたVBVメモリ5からSDストリームを読み出す際には、最初に例えばVBVバッファ領域V a 0の先頭のメモリ領域(A 0)に格納されているSDストリームS 0が読み出され、次に例えばVBVバッファ領域V a 1の先頭のメモリ領域(A 0)に格納されているSDストリームS 1が読み出され、その次に例えばVBVバッファ領域V a 2の先頭のメモリ領域(A 0)に格納されているSDストリームS 2が読み出され、以下同様に、次にVBVバッファ領域V a 0の2番目のメモリ領域(A 1)に格納されているSDストリームS 1が、次にVBVバッファ領域V a 1の2番目のメモリ領域(A 1)に格納されているSDストリームS 1が、その次にVBVバッファ領域V a 2の2番目のメモリ領域(A 1)に格納されているSDストリームS 2が、・・・というように順次、各チャンネルのSDストリームがそれぞれ対応するVBVバッファ領域の先頭のメモリ領域から図中記号A 0~ANで示すアクセス順に読み出される。

【0045】なお、このようなVBVメモリ5からの読み出し動作が行われた場合、後段のストリーム切り替え器7では、最初にVBVバッファ領域V a 0から読み出されたSDストリームS 0を選択し、次にVBVバッファ領域V a 1から読み出されたSDストリームS 1を、その次にVBVバッファ領域V a 2から読み出されたSDストリームS 2を、以下同様に、次にVBVバッファ領域V a 0から読み出されたSDストリームS 1を、次にVBVバッファ領域V a 1から読み出されたSDストリームS 1を、その次にVBVバッファ領域V a 2から読み出されたSDストリームS 2を選択する、・・・というように選択動作を行う。言い換えれば、この場合、ストリーム切り替え器7に供給されるスイッチ制御信号21は、上述のような選択動作を実現するような信号となされている。

【0046】さらに、後段の可変長復号化器8から加算器11では、それぞれ供

給されたSDストリームを伸長復号し、その次の復調出力切り替え器12では各伸長復号された映像データをSDストリームの各チャンネルに対応させて画像メモリ14₁~14_nに送るようにする。これにより、各画像メモリには、各チャンネルのSDストリームから復号された映像データがそれぞれ独立に保持され、また読み出されることになる。

【0047】上述したような図1のMPEG画像復号装置によれば、マルチSDデコードを行う場合に、上記第1のメモリアロケーションを採用することにより、時分割多重された複数のSDストリームを、同時に復号して出力することが可能となる。

【0048】一方、図1のMPEG画像復号装置において、例えばHDデコードを行う場合は、上記SDストリームをデコードするよりもデータ処理量が増加し、上記SDストリームをデコードする場合と比較してVBVバッファとしての必要容量が増加することになる。このため、HDデコードを行う場合は、VBVメモリ5の全記憶容量を使用する。

【0049】MPEG画像復号装置においてHDデコードを行う場合のVBVメモリ5のメモリアロケーションの方式としては、例えば以下の述べる第2のメモリアロケーションのように、VBVメモリ5の全記憶領域を一つのVBVバッファ領域としてリニアに扱い、一つのHDストリームを当該一つのVBVバッファ領域VAに先頭アドレスから順に格納して読み出すような方式が考えられる。

【0050】具体的に説明すると、この第2のメモリアロケーションによれば、HDストリームをVBVメモリ5に書き込む際、最初のHDストリームがVBVバッファ領域VAの先頭メモリ領域(A0)すなわち先頭アドレスに、次のHDストリームが当該VBVバッファ領域VAの2番目のメモリ領域(A1)に、その次のHDストリームが3番目のメモリ領域(A2)に、・・・というように順次、HDストリームをVBVバッファ領域VAの先頭アドレスから順に図中A0~AMに示すアクセス順で格納するようなことを行う。

【0051】なお、このようなHDデコード時のVBVメモリ5への書き込み動作を実現する場合、前段の符号化データ切り替え器3では、HDストリームを分割してVBVバッファ領域VAにそのまま順番に送るように動作する。

【0052】また、上述のようにして書き込みがなされたVBVメモリ5からHDストリームを読み出す際には、最初に例えばVBVバッファ領域VAの先頭のメモリ領域(A0)に格納されているHDストリームを読み出し、次にVBVバッファ領域VAの2番目のメモリ領域(A1)に格納されているHDストリームを読み出し、その次は3番目のメモリ領域(A2)に格納されているHDストリームを読み出すように、VBVバッファ領域VAに格納されたHDストリームをその先頭アドレスから順に読み出す。

【0053】なお、このようなHDデコード時のVBVメモリ5からの読み出し動作が行われた場合、後段のストリーム切り替え器7では、VBVバッファ領域から読み出されたHDストリームをそのまま可変長復号化器8に送るように動作する。この場合、可変長復号化器8以降の動作は従来例と同様になる。

【0054】ところで、本発明実施の形態のMPEG画像復号装置は、上記マル

チSDデコードとHDデコードとを相互に切り替えることも可能であるが、この場合、上述した第1のメモリアロケーションと第2のメモリアロケーションとを相互に切り替えることになり、したがって、当該相互切り替え時には第1のメモリアロケーションから第2のメモリアロケーション、或いは第2のメモリアロケーションから第1のメモリアロケーションへの初期化動作が必要となる。

【0055】例えば、図3の(A)及び図4の(A)に示す記憶領域を有するVBVメモリ5を使用し、図3の(B)及び図4の(B)に示すようなマルチSDデコード時の第1のメモリアロケーションの状態から、例えば図4の(C)に示す時刻t0にてHDデコードに切り替えて第2のメモリアロケーションを行うようにしたとする。なお、以下の各図中のtは、VBVメモリ5への書き込み或いは読み出しの1アクセスに要する時間に相当する。

【0056】この場合、VBVメモリ5では、当該図4の(C)に示す時刻t0の切り替え直後から、前述の第2のメモリアロケーションに設定され、VBVメモリ5の全記憶領域が前記VBVバッファ領域VAとなってリニアに使用されることになる。すなわち、図4の(C)の時刻t0以降は、VBVメモリ5の先頭アドレスから順にデータが書き込まれることになる。したがって、時刻t0から例えば時刻t2まで経過した場合(A0～A2までのアクセスが行われた場合)、図4の(D)に示すようにVBVメモリ5には先頭から3番目までのメモリ領域(A0～A2)にデータが書き込まれることになる。さらに、時刻t0から例えば時刻t5まで経過した場合(A0～A5までのアクセスが行われた場合)、図4の(E)に示すようにVBVメモリ5には先頭から6番目までのメモリ領域(A0～A5)にデータが書き込まれ、また、時刻t0から例えば時刻t11まで経過した場合(A0～A11までのアクセスが行われた場合)、図4の(F)に示すようにVBVメモリ5には先頭から12番目までのメモリ領域(A0～A11)にデータが書き込まれることになる。

【0057】ここで、マルチSDデコードからHDデコードへの切り替えを行うようにした場合でも、VBVメモリ5に格納された各SDストリームを全てデコードするためには、図4の(C)に示した時刻t0の時点で各VBVバッファ領域Va0～Va2に格納されていた全てのSDストリームのデータを読み出す必要がある。

【0058】例えば、VBVメモリ5の先頭アドレスから順番にHDストリームのデータの書き込みが開始された場合、例えば同時に各VBVバッファ領域Va0～Va2からSDストリームのデータを交互に読み出すようにすれば、時刻t3まではデコード前のSDストリームが上書きされてしまうことはない。しかし、時刻t4以降は、デコード前のSDストリームのデータをHDストリームのデータで上書きしてしまい、未だデコードされていないSDストリームのデータが消されてしまうような事態が発生してしまう。

【0059】逆に、例えば図3の(A)及び図5の(A)に示す記憶領域を有するVBVメモリ5を使用し、図5の(B)に示すようなHDデコード時の第2のメモリアロケーションの状態から、例えば図5の(C)に示す時刻t0にてマルチSDデコードに切り替えて第1のメモリアロケーションを行うようにしたとす

る。

【0060】この場合、VBVメモリ5では、当該図5の(C)に示す時刻t0の切り替え直後から、前述の第1のメモリアロケーションに設定され、VBVメモリ5は前記VBVバッファ領域Va0～Va2に分けられて交互に使用されることになる。すなわち、図5の(C)の時刻t0以降は、VBVメモリ5の各VBVバッファ領域Va0～Va2のそれぞれ先頭のメモリ領域から図中の記号A0～ANに示すアクセス順で交互にデータが書き込まれることになる。したがって、時刻t0から例えば時刻t2まで経過した場合（各VBVバッファ領域にA0のアクセスが行われた場合）、図5の(D)に示すようにVBVメモリ5にはVBVバッファ領域Va0の先頭のメモリ領域(A0)とVBVバッファ領域Va1の先頭のメモリ領域(A0)とVBVバッファ領域Va2の先頭のメモリ領域(A0)にデータが書き込まれることになる。さらに、時刻t0から例えば時刻t5まで経過した場合（各VBVバッファ領域にA0、A1のアクセスが行われた場合）、図5の(E)に示すようにVBVメモリ5にはVBVバッファ領域Va0の先頭及び2番目のメモリ領域(A0、A1)とVBVバッファ領域Va1の先頭及び2番目のメモリ領域(A0、A1)とVBVバッファ領域Va2の先頭及び2番目のメモリ領域(A0、A1)にデータが書き込まれ、また、時刻t0から例えば時刻t11まで経過した場合（各VBVバッファ領域にA0～A3のアクセスが行われた場合）、図5の(F)に示すようにVBVメモリ5にはVBVバッファ領域Va0の先頭から4番目までのメモリ領域(A0～A3)とVBVバッファ領域Va1の先頭から4番目までのメモリ領域(A0～A3)とVBVバッファ領域Va2の先頭から4番目までのメモリ領域(A0～A3)にデータが書き込まれることになる。

【0061】ここで、HDデコードからマルチSDデコードへの切り替えを行うようにした場合でも、VBVメモリ5に格納されたHDストリームを全てデコードするためには、図5の(C)に示した時刻t0の時点でVBVバッファ領域VAに格納されていた全てのHDストリームのデータを読み出す必要がある。

【0062】しかし、時刻t0以降、SDストリームのデータの書き込みが開始された場合、HDストリームのデータはVBVメモリ5の各メモリ領域の上（先頭アドレス）から順番に読み出されるため、例えば図5の(D)や(E)の時刻t2やt5において、未だデコードされていないHDストリームのデータがSDストリームのデータによって上書きしてしまい、デコード前のHDストリームのデータが消されてしまうような事態が発生してしまう。

【0063】以上のことより、HDデコードの場合のメモリアロケーションとして、VBVメモリ5の全記憶容量をリニアに使用するような第2のメモリアロケーションを採用すると、例えばSDマルチデコードとHDデコードとを相互に切り替える際に、必ず復号映像信号が途切れるという問題がある。

【0064】そこで、本発明実施の形態では、HDデコードの場合のメモリアロケーションとして、以下に示す第3のメモリアロケーションを採用する。

【0065】当該第3のメモリアロケーションでは、図6に示すように、HDデコード時において、図6の(A)に示すVBVメモリ5の全記憶領域を、前記第

2のメモリアロケーションのようにリニアに使用するのではなく、図6の（B）に示す第1のメモリアロケーション時のVBVメモリ領域の関係を維持したまま、図6の（C）に示すように、各VBVメモリ領域に対してインターリーブしてアクセスする方式を採用する。

【0066】すなわち、HDデコードを行う場合は、図6の（A）に示すVBVメモリ5の全記憶領域を、図6の（C）に示すようにVBVバッファ領域V a 0～V a 2に分けて使用する。但し、この第3のメモリアロケーションの場合、各VBVバッファ領域V a 1，V a 1，V a 2に対するHDストリームのデータの書き込みと読み出しは、インターリーブするようなことを行う。すなわち、図6の（C）の図中A 0～A Mに示すアクセス順で、各VBVバッファ領域V a 1，V a 2，V a 3に対するHDストリームのデータの書き込みと読み出しを行う。

【0067】より具体的に説明すると、当該第3のメモリアロケーションにおいて、HDストリームのデータをVBVメモリ5に書き込む場合、最初のアクセスA 0ではVBVバッファ領域V a 0の先頭のメモリ領域にデータを書き込み、次のアクセスA 1ではVBVバッファ領域V a 1の先頭のメモリ領域に、その次のアクセスA 2ではVBVバッファ領域V a 2の先頭のメモリ領域に、以下同様に、次のアクセスA 3ではVBVバッファ領域V a 0の2番目のメモリ領域に、次のアクセスA 4ではVBVバッファ領域V a 1の2番目のメモリ領域に、その次のアクセスA 5ではVBVバッファ領域V a 2の2番目のメモリ領域に、・・・というようなアクセス順番で、HDストリームのデータをそれぞれ対応するVBVバッファ領域の先頭メモリ領域から順に格納する。

【0068】なお、このようなVBVメモリ5への書き込み動作を実現するため、前段の符号化データ切り替え器3では、最初のHDストリームをVBVバッファ領域V a 0に送り、次のHDストリームをVBVバッファ領域V a 1に、その次のHDストリームをVBVバッファ領域V a 2に、以下同様に、次のHDストリームをVBVバッファ領域V a 0に、次のHDストリームをVBVバッファ領域V a 1に、その次のHDストリームをVBVバッファ領域V a 2に送る、・・・というような分岐動作を行う。言い換えれば、この場合の符号化データ切り替え器3に供給されるコントロール信号2は、上述したような分岐動作を実現するための固定のコントロール信号となされる。

【0069】また、上述のようにして書き込みが成されたVBVメモリ5からHDストリームを読み出す場合、最初のアクセスA 0ではVBVバッファ領域V a 0の先頭メモリ領域に格納されているデータが読み出され、次のアクセスA 1ではVBVバッファ領域V a 1の先頭メモリ領域に格納されているデータが読み出され、その次のアクセスA 2ではVBVバッファ領域V a 2の先頭メモリ領域に格納されているデータが読み出され、以下同様に、次のアクセスA 3ではVBVバッファ領域V a 0の2番目のメモリ領域に格納されているデータが、次のアクセスA 4ではVBVバッファ領域V a 1の2番目のメモリ領域に格納されているデータが、その次のアクセスA 5ではVBVバッファ領域V a 2の2番目のメモリ領域に格納されているデータが、・・・というような順番で、HDストリームのデータがそれぞれ対応するVBVバッファ領域の先頭メモリ領域から順に読み

出される。

【0070】なお、このようなVBVメモリ5からの読み出し動作が行われた場合、後段のストリーム切り替え器7では、最初にVBVバッファ領域Va0から読み出されたHDストリームを選択し、次にVBVバッファ領域Va1から読み出されたHDストリームを、その次にVBVバッファ領域Va2から読み出されたHDストリームを、以下同様に、次にVBVバッファ領域Va0から読み出されたHDストリームを、次にVBVバッファ領域Va1から読み出されたHDストリームを、その次にVBVバッファ領域Va2から読み出されたHDストリームS2を選択する、・・・というように選択動作を行う。言い換えれば、この場合のストリーム切り替え器7に供給されるスイッチ制御信号21は、上述したような選択動作を実現するための信号となされる。

【0071】次に、上述した第1のメモリアロケーションと第3のメモリアロケーションを相互に切り替える場合のVBVメモリ5の動作を以下に説明する。

【0072】先ず、図7の(A)に示す記憶領域を有するVBVメモリ5を使用し、図7の(B)に示すようなマルチSDデコード時の第1のメモリアロケーションの状態から、図7の(C)に示す時刻t0にてHDデコードに切り替えて第3のメモリアロケーションを行うようにした場合の動作を説明する。

【0073】この場合、VBVメモリ5では、当該図7の(C)に示す時刻t0の切り替え直後から、前述の第3のメモリアロケーションに設定され、VBVメモリ5に対するアクセスが前記図6の(C)のアクセス順に設定される。したがって、例えば時刻t0で切り替えマルチSDデコードからHDデコードに切り替えられると、最初のアクセスA0により、HDストリームのデータは図7の(C)に示すVBVバッファ領域Va0の先頭メモリ領域に書き込まれることになる。次に、時刻t1では、アクセスA1により、図7の(D)に示すVBVバッファ領域Va1の先頭メモリ領域にHDストリームのデータが書き込まれ、さらに、時刻t2では、アクセスA2により、図7の(E)に示すVBVバッファ領域Va2の先頭メモリ領域にHDストリームのデータが書き込まれることになる。さらに、時刻t10まで進み、アクセスA10までの書き込みが行われると、図7の(F)に示すように、VBVメモリ5にはVBVバッファ領域Va0の先頭から4番目までのメモリ領域にHDストリームのデータが書き込まれ、VBVバッファ領域Va1の先頭から4番目までのメモリ領域に、VBVバッファ領域Va2の先頭から3番目までのメモリ領域にHDストリームのデータが格納されることになる。

【0074】ここで、当該マルチSDデコードからHDデコードへの切り替えの場合において、HDデコード時に第3のメモリアロケーションを採用すれば、VBVメモリ5の各VBVバッファ領域Va0～Va2にHDストリームのデータの書き込みが行われたとしても、同時に第1のメモリアロケーションにより各VBVバッファ領域Va0～Va2からSDストリームのデータが交互に読み出されることで、デコード前のSDストリームがHDストリームにより上書きされてしまうことはない。したがって、マルチSDデコードからHDデコードへの切り替えを行った場合でも、VBVメモリ5に格納されているSDストリームを全て

デコードすることが可能となり、当該切り替え時に復号映像信号が途切れるという問題は発生しない。

【0075】次に、図8の（A）に示す記憶領域を有するVBVメモリ5を使用し、図8の（B）に示すようなHDデコード時の第3のメモリアロケーションの状態から、HDデコードに切り替えて第1のメモリアロケーションを行うようにした場合の動作を説明する。

【0076】この場合、VBVメモリ5では、HDデコードからマルチSDデコードへの切り替え直後から、前述の第1のメモリアロケーションに設定され、VBVメモリ5に対するアクセスが前記図3の（B）に示したアクセス順に設定される。したがって、例えば時刻t2だけ経過した後（各VBVバッファ領域にてA0のアクセスが行われた後）は、図3の（C）に示すように、VBVバッファ領域Va0～Va2のそれぞれ先頭のメモリ領域（A0）にSDストリームのデータが格納されることになる。その後、例えば時刻t5（各VBVバッファ領域にてA0、A1のアクセスが行われた後）では、図3の（D）に示すように、VBVバッファ領域Va0～Va2のそれぞれ先頭及び2番目のメモリ領域（A0、A1）にSDストリームのデータが格納され、また例えば時刻t8（各VBVバッファ領域にてA0～A2のアクセスが行われた後）では、図3の（E）に示すように、VBVバッファ領域Va0～Va2のそれぞれ先頭～3番目のメモリ領域（A0、A1、A2）にSDストリームのデータが格納され、さらに例えば時刻t11（各VBVバッファ領域にてA0～A3のアクセスが行われた後）では、図3の（F）に示すように、VBVバッファ領域Va0～Va2のそれぞれ先頭～4番目のメモリ領域（A0、A1、A2、A3）にSDストリームのデータが格納されることになる。

【0077】このHDデコードからマルチSDデコードへの切り替えの場合も、HDストリームについて第3のメモリアロケーションを採用することで、VBVメモリ5の各VBVバッファ領域Va0～Va2に第1のメモリアロケーションによってSDストリームのデータの書き込みが行われたとしても、同時に第3のメモリアロケーションにより各VBVバッファ領域Va0～Va2からHDストリームのデータが交互に読み出されることで、デコード前のHDストリームがSDストリームにより上書きされてしまうことはない。したがって、HDデコードからマルチSDデコードへの切り替えを行った場合でも、VBVメモリ5に格納されているHDストリームを全てデコードすることが可能となり、当該切り替え時に復号映像信号が途切れるという問題は発生しない。

【0078】なお、上述したブロック単位とは、固定の任意データ長であり、例えば8バイトや64バイト、256バイト等が考えられる。

【0079】以上の処理過程を経て、本発明によるMPEG画像復号装置は、複数ストリームを復号する状態と、単一のストリームを復号する状態との遷移に関し、全く映像が途切れることなく、シームレスに繋ぐことが可能となる。

【0080】すなわち、上述した本発明実施の形態のMPEG画像復号装置によれば、MP@MLの複数のMPEG符号化されたビットストリーム（SDストリーム）を同時に復号（マルチSDデコード）して出力することができ、また、マ

マルチSDデコードをしている状態と、単一のMP@HL及びMP@H-1440LのMPEG符号化ビットストリーム（HDストリーム）をデコード（HDデコード）している状態との切り替えをする際においても、VBVメモリ5を初期化する必要がないためにシームレスな切り替えが可能となる。

【0081】

【発明の効果】以上の説明で明らかなように、本発明の信号復号方法及び装置においては、圧縮符号化された複数のビットストリームが時分割多重されたビットストリームを、当該複数のビットストリームを各々区別するためのコントロール信号に応じて分割し、各ビットストリームをそれぞれ格納し、その格納したビットストリームを時分割に切り替えて読み出して伸長復号することにより、例えば複数のMPEG符号化等によるビットストリームを同時に復号するという要求を、規模の増大と生産コストの上昇を抑えつつ実現可能である。

【0082】また、本発明の信号復号方法及び装置においては、時分割多重されたビットストリームと単一のビットストリームを切り替えて入力し、時分割多重されたビットストリームを入力したときは、それを分割した各ビットストリームをそれぞれ独立に格納し、単一のビットストリームを入力したときは、当該単一のビットストリームを分割した各データをそれぞれ格納することにより、例えば複数のMPEG符号化等によるビットストリームと、その複数のビットストリームが消費するVBV容量と同程度の領域を消費する単一のビットストリームとを、シームレスに相互切り替えが可能となる。

図の説明

【図面の簡単な説明】

【図1】本発明の一実施の形態のMPEG画像復号装置の概略構成を示すブロック回路図である。

【図2】本発明実施の形態における時分割多重されたSDストリームとコントロール信号のデータ形式の説明に用いる図である。

【図3】第1、第2のメモリアロケーションの説明に用いる図である。

【図4】第1のメモリアロケーションを使用するマルチSDデコードから、第2のメモリアロケーションを使用するHDデコードへ切り替えた時の、VBVメモリの内容の遷移についての説明に用いる図である。

【図5】第2のメモリアロケーションを使用するHDデコードから、第1のメモリアロケーションを使用するマルチSDデコードへ切り替えた時の、VBVメモリの内容の遷移についての説明に用いる図である。

【図6】第1、第3のメモリアロケーションの説明に用いる図である。

【図7】第1のメモリアロケーションを使用するマルチSDデコードから、第3のメモリアロケーションを使用するHDデコードへ切り替えた時の、VBVメモリの内容の遷移についての説明に用いる図である。

【図8】第3のメモリアロケーションを使用するHDデコードから、第1のメモリアロケーションを使用するマルチSDデコードへ切り替えた時の、VBVメモリ

リの内容の遷移についての説明に用いる図である。

【図 9】 従来技術による M P E G 画像復号装置の概略構成を示すブロック回路図である。

【符号の説明】

8 1 マルチ符号化データ入力端子、 8 2 コントロール信号入力端子、 3 符号化データ切り替え器、 5 V B V メモリ、 7 ストリーム切り替え器、 8 可変長符号化器、 9 逆量子化器、 1 0 I D C T 器、 1 1 加算器、 1 2 復調出力切り替え器、 1 4 画像メモリ、 1 7 画像メモリ切り替え器、 1 8 動き補償予測器、 1 9 スイッチ制御部、 2 0 可変長復号ステータスデータ、 2 1 スイッチ制御信号、 2 2 ストリーム読み出し制御信号、 2 3 動き補償コントロールデータ、 9 0 映像出力端子


図面

【図 2】


(A) 入力ストリーム 1 \times ストリーム S0 \times ストリーム S1 \times ストリーム S2 \times ストリーム S0 \times ストリーム S1

(B) コントロール信号 2 \times C0 \times C1 \times C2 \times C0 \times C1


【図 1】




【図 3】




【図 6】




【図 4】




【図 5】




【図 9】



【図 7】



【図 8】



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.